HDL — Hardware Description Language — язык описания
аппаратной реализации — обобщённое название
семейства языков, предназначенных для описания
поведения будущих микросхем — заказных или на
основе стандартных Программируемых Логических
Интегральных Схем — ПЛИС (FPGA или CPLD).
Наиболее популярными являются VHDL и Verilog.
Конструкции HDL-языков (VHDL, Verilog, SystemVerilog) подразделяются на "синтезируемое" подмножество языка "не синтезируемое" подмножество языка.
Для проверки функциональной правильности
работы небольших проектов, достаточно простого
"Моделирования". Для проверки сложных проектов к моделированию добавляется "Верификация".
