Войти|Зарегистрироваться|Напомнить
Дистрибьютор ООО "Ай Пи Блок"
 / 
 

XJAnalyser — Визуальная отладка печатной платы

Визуализация текущих состояний микросхем, через которые проходит JTAG-цепь

Отладка платы в режиме реального времени при помощи визуализации мгновенного состояния контактов тех компонентов платы, через которые проходит JTAG-цепь.

Доступно ручное управление логическими значениями контактов микросхем.

Доступно ручное управление режимами работы контактов: "вход", "выход" или "отключено" если микросхема позволяет такое.

Возможно автоматическое формирование списка тех контактов, которые изменяли своё значение.

Несколько контактов могут быть объединены в шины.

Историю логических значений контактов можно сохранить в виде диаграммы сигналов. Диаграмма сигналов может отрисовываться в режиме реального времени.

Сохранённую ранее диаграмму сигналов можно сравнить с текущей формируемой диаграммой.

Также доступна функция программирования памяти при помощи файлов в форматах STAPL/JAM и SVF.

Возможности

  • Тестирование микросхем в BGA корпусах и микросхем с маленьким расстоянием между ножками
  • Для начала работы требуются только BSDL файлы
  • Ручная установка контакта в положение логический ноль, логическая единица и циклическое переключение
  • Трассировка цепей для поиска обрывов, замыканий и прочих несправностей
  • Простой низкоуровневый доступ к контактам и шинам микросхем
  • Графическое отображение контактов микросхем, масштабирование изображения, разбивка экрана на несколько областей
  • Диаграммы сигналов
  • Быстрый поиск и отслеживание изменений контактов микросхем
  • Программирование микросхем со встроенной памятью при наличии SVF и STAPL файлов
  • Plug and play
  • Работа в режиме реального времени

Задачи

  • Управление в режиме реального времени контактами микросхем, в том числе в BGA и прочих плотно упакованных корпусах
  • Внутрисистемное программирование при помощи SVF/STAPL/JAM файлов
  • Всего 4 простых шага для подготовки нового проекта "с нуля"

Выгоды

  • Уменьшение числа забракованных плат - даже если проблема под BGA корпусом, она всё равно будет выявлена
  • Существенное упрощение и ускорение отладки прототипов и отладочных плат
  • Высвобождение рабочего времени инженеров за счёт исключения необходимости написания функциональных тестов для тестирования работоспособности основных соединений контактов между микросхемами