Войти|Зарегистрироваться|Напомнить
[
]
[
]
[
]
[
]
Дополнительные материалы

Компания Cadence выпускает инструмент XJTAG DFT Assistant для своей системы OrCAD Capture

Святой Джос, Калифорния, 8 Ноября 2016 года. Компания Cadence Design Systems (обозначение на бирже NASDAQ: CDNS) объявила сегодня о выпуске нового дополнения для своего продукта OrCAD® Capture, которым является система XJTAG® DFT Assistant — программное приложение с простым интерфейсом, предназначенное как для повышения тестопригодности проекта, так и для отладки схемы проекта в процессе тестирования опытного образца печатной платы. Дополнение XJTAG® DFT Assistant разработано компанией XJTAG — поставщиком программно-аппаратного комплекса тестирования печатных плат. XJTAG® DFT Assistant позволяет пользователям находить и исправлять ошибки, относящиеся к технологии JTAG еще на стадии проектирования платы, до выпуска первого опытного образца, что существенно экономит затраты на перевыпуск плат. Дополнительная информация на сайте www.orcad.com/xjtag-orcad.
"Печатные платы становятся всё более плотно упакованными и физический доступ к контактам многих компонентов, например, микросхем в корпусе BGA, становится невозможен," — говорит Kishore Karnane, директор по управлению продуктами в подразделении печатных плат компании Cadence. "Пограничное сканирование (Boundary Scan) решает эту проблему путём организации электрического доступа к интегральным схемам на плате при помощи JTAG-цепи, но есть ещё один важный момент — ошибки в JTAG-цепи устраняются на самых ранних этапах проектирования. XJTAG DFT Assistant позволяет инженерам уже на этапе проектирования схемы определить всё ли в JTAG-цепи подключено правильно."
XJTAG DFT Assistant состоит из двух основных элементов: XJTAG Chain Checker и XJTAG Access Viewer. XJTAG Chain Checker находит типовые ошибки в JTAG-цепи, такие как неправильно подключенные или неправильно согласованные выводы TAP и выдаёт разработчику отчёты. Если этого не делать, то одна единственная ошибка испортит работу всей JTAG-цепи. XJTAG Access Viewer накладывает на схему визуальные обозначения, показывая какие элементы могут быть протестированы через пограничное сканирование (boundary scan), что позволяет разработчикам сразу видеть, что на плате можно протестировать через JTAG, а что пока недоступно для тестирования, но станет доступно при внесении изменений. Разработчик может включить цветовые индикации всех цепей, чтобы видеть какие цепи являются землёй/питанием, какие можно читать, а в какие писать, а какие вообще пока что не могут быть протестированы.
"Нам нужно уже на ранних этапах проектирования понять, как максимально увеличить покрытие платы тестами при минимальном количестве тестовых точек, так что для нас жизненно важно уже при проектировании схемы точно знать к каким элементам есть доступ через JTAG," — говорит Urs Allemann, директор проектно-конструкторских услуг. "XJTAG DFT Assistant для OrCAD Capture упрощает нам понимание того, как меняется покрытие тестами в процессе проектирования. Это позволяет заранее оптимизировать тестирование, еще до того, как печатная плата выпущена."
Во время производства первого прототипа уже можно при помощи XJTAG DFT Assistant экспортировать предварительный XJTAG проект из OrCAD Capture в систему XJTAG, где можно подключить дополнительные тесты. Таким образом можно приступить к тестированию платы сразу после её прибытия с производства.
Модуль XJTAG DFT Assistant уже включен в состав OrCAD Capture версии 17.2-2016 QIR 2 без дополнительной платы; пользователи версий, начиная с 17.2 и выше могут скачать программный модуль XJTAG DFT Assistant с сайта www.xjtag.com/orcad
О компании Cadence
Компания Cadence внедряет глобальные инновации в проектировании электроники и играет существенную роль в создании современных интегральных схем и электроники. Пользователи используют программное обеспечение, аппаратуру, IP-ядра и услуги от компании Cadence для проектирования и верификации сложных интегральных схем, потребительской электроники, оборудования для сетевых технологий и телекоммуникаций и вычислительных систем. Штаб-квартира компании расположена в городе Святой Джос (San Jose), Калифорния, США, и имеет офисы продаж, исследовательские центры и центры проектирования по всему миру, что позволяет обслуживать глобальную индустрию проектирования электроники. Дополнительная информация о компании, её продуктах и услугах доступна на сайте www.cadence.com
Для получения дополнительной информации, пожалуйста, свяжитесь:
Новостной отдел компании Cadence
408-944-7039
newsroom@cadence.com
© 2016 Cadence Design Systems, Inc. Все права зарегистрированы по всему миру. Название Cadence, логотип Cadence и прочие обозначения компании Cadence перечисленные на странице www.cadence.com/go/trademarks являются торговыми марками или зарегистрированными торговыми марками компании Cadence Design Systems, Inc. Все остальные торговые марки являются собственностью их законных владельцев.
Составные части комплекса